Wafer-level testing and test during burn-in for integrated circuits
Αποθηκεύτηκε σε:
| Κύριος συγγραφέας: | |
|---|---|
| Συγγραφή απο Οργανισμό/Αρχή: | |
| Άλλοι συγγραφείς: | |
| Μορφή: | Ηλεκτρονική πηγή Ηλ. βιβλίο |
| Γλώσσα: | Αγγλικά |
| Έκδοση: |
Boston :
Artech House,
2010.
|
| Σειρά: | Artech House integrated microsystems series.
|
| Θέματα: | |
| Διαθέσιμο Online: | An electronic book accessible through the World Wide Web; click to view |
| Ετικέτες: |
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Παρόμοια τεκμήρια: Wafer-level testing and test during burn-in for integrated circuits
- Wafer-level testing and test during burn-in for integrated circuits
- Power-constrained testing of VLSI circuits
- Power-constrained testing of VLSI circuits
- Foundations for microstrip circuit design /
- Foundations for microstrip circuit design /
- An engineer's guide to automated testing of high-speed interfaces