Wafer-level testing and test during burn-in for integrated circuits
محفوظ في:
| المؤلف الرئيسي: | |
|---|---|
| مؤلف مشترك: | |
| مؤلفون آخرون: | |
| التنسيق: | الكتروني كتاب الكتروني |
| اللغة: | الإنجليزية |
| منشور في: |
Boston :
Artech House,
2010.
|
| سلاسل: | Artech House integrated microsystems series.
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | An electronic book accessible through the World Wide Web; click to view |
| الوسوم: |
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة: Wafer-level testing and test during burn-in for integrated circuits
- Power-constrained testing of VLSI circuits
- Foundations for microstrip circuit design /
- An engineer's guide to automated testing of high-speed interfaces
- Compact models for integrated circuit design : conventional transistors and beyond /
- VLSI test principles and architectures design for testability /
- Understanding fabless IC technology