Wafer-level testing and test during burn-in for integrated circuits
שמור ב:
| מחבר ראשי: | |
|---|---|
| מחבר תאגידי: | |
| מחברים אחרים: | |
| פורמט: | אלקטרוני ספר אלקטרוני |
| שפה: | אנגלית |
| יצא לאור: |
Boston :
Artech House,
2010.
|
| סדרה: | Artech House integrated microsystems series.
|
| נושאים: | |
| גישה מקוונת: | An electronic book accessible through the World Wide Web; click to view |
| תגים: |
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
פריטים דומים: Wafer-level testing and test during burn-in for integrated circuits
- Wafer-level testing and test during burn-in for integrated circuits
- Foundations for microstrip circuit design /
- Foundations for microstrip circuit design /
- Power-constrained testing of VLSI circuits
- Power-constrained testing of VLSI circuits
- An engineer's guide to automated testing of high-speed interfaces