Wafer-level testing and test during burn-in for integrated circuits
Збережено в:
| Автор: | |
|---|---|
| Співавтор: | |
| Інші автори: | |
| Формат: | Електронний ресурс eКнига |
| Мова: | Англійська |
| Опубліковано: |
Boston :
Artech House,
2010.
|
| Серія: | Artech House integrated microsystems series.
|
| Предмети: | |
| Онлайн доступ: | An electronic book accessible through the World Wide Web; click to view |
| Теги: |
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
Схожі ресурси: Wafer-level testing and test during burn-in for integrated circuits
- Foundations for microstrip circuit design /
- Power-constrained testing of VLSI circuits
- An engineer's guide to automated testing of high-speed interfaces
- Compact models for integrated circuit design : conventional transistors and beyond /
- VLSI test principles and architectures design for testability /
- Understanding fabless IC technology