System-on-chip test architectures nanometer design for testability /
में बचाया:
| निगमित लेखक: | |
|---|---|
| अन्य लेखक: | , , |
| स्वरूप: | इलेक्ट्रोनिक ई-पुस्तक |
| भाषा: | अंग्रेज़ी |
| प्रकाशित: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
| श्रृंखला: | Morgan Kaufmann series in systems on silicon.
|
| विषय: | |
| ऑनलाइन पहुंच: | An electronic book accessible through the World Wide Web; click to view |
| टैग: |
कोई टैग नहीं, इस रिकॉर्ड को टैग करने वाले पहले व्यक्ति बनें!
|
समान संसाधन: System-on-chip test architectures
- System-on-chip test architectures nanometer design for testability /
- VLSI test principles and architectures design for testability /
- VLSI test principles and architectures design for testability /
- Power-constrained testing of VLSI circuits
- Power-constrained testing of VLSI circuits
- Mixed analog-digital VLSI devices and technology