Verification by error modeling using testing techniques in hardware verification /

Na minha lista:

Detalhes bibliográficos
Autor principal:	Radecka, Katarzyna
Autor Corporativo:	ebrary, Inc
Outros Autores:	Zilic, Zeljko
Formato:	Recurso Eletrônico livro eletrônico
Idioma:	inglês
Publicado em:	Boston : Kluwer Academic Publishers, 2003.
coleção:	Frontiers in electronic testing ; 25.
Assuntos:	Integrated circuits > Very large scale integration > Computer-aided design. Integrated circuits > Verification. Error analysis (Mathematics) Electronic books.
Acesso em linha:	An electronic book accessible through the World Wide Web; click to view
Tags:	Adicionar Tag Sem tags, seja o primeiro a adicionar uma tag!

Verification by error modeling using testing techniques in hardware verification / por Radecka, Katarzyna

Publicado em 2003.

An electronic book accessible through the World Wide Web; click to view

Recurso Eletrônico livro eletrônico