Radecka, K., & Zilic, Z. (2003). Verification by error modeling: Using testing techniques in hardware verification. Kluwer Academic Publishers.
Η αντιγραφή στο πρόχειρο ολοκληρώθηκε επιτυχώς
Η αντιγραφή στο πρόχειρο απέτυχε
Παραπομπή σε μορφή Chicago (17η εκδ.)
Radecka, Katarzyna, και Zeljko Zilic. Verification by Error Modeling: Using Testing Techniques in Hardware Verification. Boston: Kluwer Academic Publishers, 2003.
Η αντιγραφή στο πρόχειρο ολοκληρώθηκε επιτυχώς
Η αντιγραφή στο πρόχειρο απέτυχε
Παραπομπή σε μορφή MLA (9th εκδ.)
Radecka, Katarzyna, και Zeljko Zilic. Verification by Error Modeling: Using Testing Techniques in Hardware Verification. Kluwer Academic Publishers, 2003.
Η αντιγραφή στο πρόχειρο ολοκληρώθηκε επιτυχώς
Η αντιγραφή στο πρόχειρο απέτυχε
Πρόσοχή: Οι παραπομπές μπορεί να μην είναι 100% ακριβείς.