Стиль цитування APA (7-ме видання)

Radecka, K., & Zilic, Z. (2003). Verification by error modeling: Using testing techniques in hardware verification. Kluwer Academic Publishers.

Чикаго стиль цитування (17-те видання)

Radecka, Katarzyna, та Zeljko Zilic. Verification by Error Modeling: Using Testing Techniques in Hardware Verification. Boston: Kluwer Academic Publishers, 2003.

Стиль цитування MLA (9-ме видання)

Radecka, Katarzyna, та Zeljko Zilic. Verification by Error Modeling: Using Testing Techniques in Hardware Verification. Kluwer Academic Publishers, 2003.