Radecka, K., & Zilic, Z. (2003). Verification by error modeling: Using testing techniques in hardware verification. Kluwer Academic Publishers.
Ondo kopiatu da
Kopiatzeak huts egin du
Chicago Style (17th ed.) Zitazioa
Radecka, Katarzyna, eta Zeljko Zilic. Verification by Error Modeling: Using Testing Techniques in Hardware Verification. Boston: Kluwer Academic Publishers, 2003.
Ondo kopiatu da
Kopiatzeak huts egin du
MLA (9th ed.) Zitazioa
Radecka, Katarzyna, eta Zeljko Zilic. Verification by Error Modeling: Using Testing Techniques in Hardware Verification. Kluwer Academic Publishers, 2003.
Ondo kopiatu da
Kopiatzeak huts egin du
Kontuz: berrikusi erreferentzia hauek erabili aurretik.