Radecka, K., & Zilic, Z. (2003). Verification by error modeling: Using testing techniques in hardware verification. Kluwer Academic Publishers.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Radecka, Katarzyna, و Zeljko Zilic. Verification by Error Modeling: Using Testing Techniques in Hardware Verification. Boston: Kluwer Academic Publishers, 2003.
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)Radecka, Katarzyna, و Zeljko Zilic. Verification by Error Modeling: Using Testing Techniques in Hardware Verification. Kluwer Academic Publishers, 2003.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.