Verification techniques for system-level design
Պահպանված է:
| Հիմնական հեղինակ: | |
|---|---|
| Համատեղ հեղինակ: | |
| Այլ հեղինակներ: | , |
| Ձևաչափ: | Էլեկտրոնային էլ․ գիրք |
| Լեզու: | անգլերեն |
| Հրապարակվել է: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
| Շարք: | Morgan Kaufmann series in systems on silicon.
|
| Խորագրեր: | |
| Առցանց հասանելիություն: | An electronic book accessible through the World Wide Web; click to view |
| Ցուցիչներ: |
Չկան պիտակներ, Եղեք առաջինը, ով նշում է այս գրառումը!
|
Նմանատիպ նյութեր: Verification techniques for system-level design
- ESL design and verification a prescription for electronic system-level methodology /
- Networks on chips technology and tools /
- Designing SOCs with configured cores unleashing the Tensilica Xtensa and diamond cores /
- Comprehensive functional verification the complete industry cycle
- Verification of systems and circuits using LOTOS, Petri Nets, and CCS
- Network-on-chip : the next generation of system-on-chip integration /