Verification techniques for system-level design
Αποθηκεύτηκε σε:
| Κύριος συγγραφέας: | |
|---|---|
| Συγγραφή απο Οργανισμό/Αρχή: | |
| Άλλοι συγγραφείς: | , |
| Μορφή: | Ηλεκτρονική πηγή Ηλ. βιβλίο |
| Γλώσσα: | Αγγλικά |
| Έκδοση: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
| Σειρά: | Morgan Kaufmann series in systems on silicon.
|
| Θέματα: | |
| Διαθέσιμο Online: | An electronic book accessible through the World Wide Web; click to view |
| Ετικέτες: |
Δεν υπάρχουν, Καταχωρήστε ετικέτα πρώτοι!
|
Παρόμοια τεκμήρια: Verification techniques for system-level design
- ESL design and verification a prescription for electronic system-level methodology /
- Networks on chips technology and tools /
- Designing SOCs with configured cores unleashing the Tensilica Xtensa and diamond cores /
- Comprehensive functional verification the complete industry cycle
- Verification of systems and circuits using LOTOS, Petri Nets, and CCS
- Network-on-chip : the next generation of system-on-chip integration /