Verification techniques for system-level design
שמור ב:
| מחבר ראשי: | |
|---|---|
| מחבר תאגידי: | |
| מחברים אחרים: | , |
| פורמט: | אלקטרוני ספר אלקטרוני |
| שפה: | אנגלית |
| יצא לאור: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
| סדרה: | Morgan Kaufmann series in systems on silicon.
|
| נושאים: | |
| גישה מקוונת: | An electronic book accessible through the World Wide Web; click to view |
| תגים: |
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
פריטים דומים: Verification techniques for system-level design
- ESL design and verification a prescription for electronic system-level methodology /
- Networks on chips technology and tools /
- Designing SOCs with configured cores unleashing the Tensilica Xtensa and diamond cores /
- Comprehensive functional verification the complete industry cycle
- Verification of systems and circuits using LOTOS, Petri Nets, and CCS
- Network-on-chip : the next generation of system-on-chip integration /