Verification techniques for system-level design
Збережено в:
| Автор: | |
|---|---|
| Співавтор: | |
| Інші автори: | , |
| Формат: | Електронний ресурс eКнига |
| Мова: | Англійська |
| Опубліковано: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
| Серія: | Morgan Kaufmann series in systems on silicon.
|
| Предмети: | |
| Онлайн доступ: | An electronic book accessible through the World Wide Web; click to view |
| Теги: |
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
Схожі ресурси: Verification techniques for system-level design
- Verification techniques for system-level design
- ESL design and verification a prescription for electronic system-level methodology /
- ESL design and verification a prescription for electronic system-level methodology /
- Networks on chips technology and tools /
- Networks on chips technology and tools /
- Comprehensive functional verification the complete industry cycle