Logic-timing simulation and the degradation delay model
שמור ב:
| מחבר ראשי: | |
|---|---|
| מחבר תאגידי: | |
| מחברים אחרים: | , |
| פורמט: | אלקטרוני ספר אלקטרוני |
| שפה: | אנגלית |
| יצא לאור: |
London :
Imperial College Press,
c2006.
|
| נושאים: | |
| גישה מקוונת: | An electronic book accessible through the World Wide Web; click to view |
| תגים: |
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
פריטים דומים: Logic-timing simulation and the degradation delay model
- Introduction to digital systems modeling, synthesis, and simulation using VHDL /
- Logically determined design clockless system design with NULL convention logic /
- Digital design and computer architecture
- Rapid system prototyping with FPGAs
- Boolean circuit rewiring : bridging logical and physical designs /
- The digital consumer technology handbook a comprehensive guide to devices, standards, future directions, and programmable logic solutions /