Hybrid parallel execution model for logic-based specification languages
Uloženo v:
| Hlavní autor: | |
|---|---|
| Korporativní autor: | |
| Další autoři: | |
| Médium: | Elektronický zdroj E-kniha |
| Jazyk: | angličtina |
| Vydáno: |
Singapore ; New Jersey :
World Scientific,
c2001.
|
| Edice: | Series on software engineering and knowledge engineering ;
v. 10. |
| Témata: | |
| On-line přístup: | An electronic book accessible through the World Wide Web; click to view |
| Tagy: |
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
Podobné jednotky: Hybrid parallel execution model for logic-based specification languages
- Hybrid parallel execution model for logic-based specification languages
- VHDL for logic synthesis
- VHDL for logic synthesis
- Verilog Quickstart a practical guide to simulation and synthesis in Verilog /
- VHDL-2008 just the new stuff /
- Verilog Quickstart a practical guide to simulation and synthesis in Verilog /