VHDL for logic synthesis
Збережено в:
| Автор: | |
|---|---|
| Співавтор: | |
| Формат: | Електронний ресурс eКнига |
| Мова: | Англійська |
| Опубліковано: |
Chichester, West Sussex, U.K. :
Wiley,
2011.
|
| Редагування: | 3rd ed. |
| Предмети: | |
| Онлайн доступ: | An electronic book accessible through the World Wide Web; click to view |
| Теги: |
Немає тегів, Будьте першим, хто поставить тег для цього запису!
|
Схожі ресурси: VHDL for logic synthesis
- VHDL-2008 just the new stuff /
- Computer principles and design in Verilog HDL /
- Verilog Quickstart a practical guide to simulation and synthesis in Verilog /
- Architectures for computer vision : from algorithm to chip with Verilog /
- Hybrid parallel execution model for logic-based specification languages
- The designer's guide to VHDL