Hybrid parallel execution model for logic-based specification languages

Схожі ресурси

• VHDL for logic synthesis
  за авторством: Rushton, Andrew
  Опубліковано: (2011)
• VHDL-2008 just the new stuff /
  за авторством: Ashenden, Peter J.
  Опубліковано: (2008)
• Verilog Quickstart a practical guide to simulation and synthesis in Verilog /
  за авторством: Lee, James M., 1962-
  Опубліковано: (2002)
• Architectures for computer vision : from algorithm to chip with Verilog /
  за авторством: Jeong, Hong
  Опубліковано: (2014)
• FSM-based digital design using Verilog HDL
  за авторством: Minns, Peter D.
  Опубліковано: (2008)