Стиль цитування APA (7-ме видання)
Ferdjallah, M. (2011). Introduction to digital systems: Modeling, synthesis, and simulation using VHDL. Wiley.
Чикаго стиль цитування (17-те видання)
Ferdjallah, Mohammed. Introduction to Digital Systems: Modeling, Synthesis, and Simulation Using VHDL. Hoboken, N.J.: Wiley, 2011.
Стиль цитування MLA (9-ме видання)
Ferdjallah, Mohammed. Introduction to Digital Systems: Modeling, Synthesis, and Simulation Using VHDL. Wiley, 2011.
Попередження: стилі цитування не завжди правильні на всі 100%.