Ferdjallah, M. (2011). Introduction to digital systems: Modeling, synthesis, and simulation using VHDL. Wiley.
Cytowanie według stylu Chicago (wyd. 17)Ferdjallah, Mohammed. Introduction to Digital Systems: Modeling, Synthesis, and Simulation Using VHDL. Hoboken, N.J.: Wiley, 2011.
Cytowanie według stylu MLA (wyd. 9)Ferdjallah, Mohammed. Introduction to Digital Systems: Modeling, Synthesis, and Simulation Using VHDL. Wiley, 2011.
Uwaga: Te cytaty mogą odróżniać się od wytycznej twojego fakultetu..