System-on-chip test architectures nanometer design for testability /
Đã lưu trong:
Tác giả của công ty: | ebrary, Inc |
---|---|
Tác giả khác: | Wang, Laung-Terng, Stroud, Charles E., Touba, Nur A. |
Định dạng: | Điện tử eBook |
Ngôn ngữ: | Tiếng Anh |
Được phát hành: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
Loạt: | Morgan Kaufmann series in systems on silicon.
|
Những chủ đề: | |
Truy cập trực tuyến: | An electronic book accessible through the World Wide Web; click to view |
Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Những quyển sách tương tự
-
System-on-chip test architectures nanometer design for testability /
Được phát hành: (2008) -
VLSI test principles and architectures design for testability /
Được phát hành: (2006) -
VLSI test principles and architectures design for testability /
Được phát hành: (2006) -
Power-constrained testing of VLSI circuits
Bằng: Nicolici, Nicola
Được phát hành: (2003) -
Power-constrained testing of VLSI circuits
Bằng: Nicolici, Nicola
Được phát hành: (2003)