System-on-chip test architectures nanometer design for testability /
Na minha lista:
Autor Corporativo: | ebrary, Inc |
---|---|
Outros Autores: | Wang, Laung-Terng, Stroud, Charles E., Touba, Nur A. |
Formato: | Recurso Eletrônico livro eletrônico |
Idioma: | inglês |
Publicado em: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
coleção: | Morgan Kaufmann series in systems on silicon.
|
Assuntos: | |
Acesso em linha: | An electronic book accessible through the World Wide Web; click to view |
Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
Registros relacionados
-
System-on-chip test architectures nanometer design for testability /
Publicado em: (2008) -
VLSI test principles and architectures design for testability /
Publicado em: (2006) -
VLSI test principles and architectures design for testability /
Publicado em: (2006) -
Power-constrained testing of VLSI circuits
por: Nicolici, Nicola
Publicado em: (2003) -
Power-constrained testing of VLSI circuits
por: Nicolici, Nicola
Publicado em: (2003)