System-on-chip test architectures nanometer design for testability /
Salvato in:
Ente Autore: | ebrary, Inc |
---|---|
Altri autori: | Wang, Laung-Terng, Stroud, Charles E., Touba, Nur A. |
Natura: | Elettronico eBook |
Lingua: | inglese |
Pubblicazione: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
Serie: | Morgan Kaufmann series in systems on silicon.
|
Soggetti: | |
Accesso online: | An electronic book accessible through the World Wide Web; click to view |
Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Documenti analoghi
Documenti analoghi
-
System-on-chip test architectures nanometer design for testability /
Pubblicazione: (2008) -
VLSI test principles and architectures design for testability /
Pubblicazione: (2006) -
VLSI test principles and architectures design for testability /
Pubblicazione: (2006) -
Power-constrained testing of VLSI circuits
di: Nicolici, Nicola
Pubblicazione: (2003) -
Power-constrained testing of VLSI circuits
di: Nicolici, Nicola
Pubblicazione: (2003)