System-on-chip test architectures nanometer design for testability /
Tallennettuna:
Yhteisötekijä: | ebrary, Inc |
---|---|
Muut tekijät: | Wang, Laung-Terng, Stroud, Charles E., Touba, Nur A. |
Aineistotyyppi: | Elektroninen E-kirja |
Kieli: | englanti |
Julkaistu: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
Sarja: | Morgan Kaufmann series in systems on silicon.
|
Aiheet: | |
Linkit: | An electronic book accessible through the World Wide Web; click to view |
Tagit: |
Lisää tagi
Ei tageja, Lisää ensimmäinen tagi!
|
Samankaltaisia teoksia
-
System-on-chip test architectures nanometer design for testability /
Julkaistu: (2008) -
VLSI test principles and architectures design for testability /
Julkaistu: (2006) -
VLSI test principles and architectures design for testability /
Julkaistu: (2006) -
Power-constrained testing of VLSI circuits
Tekijä: Nicolici, Nicola
Julkaistu: (2003) -
Power-constrained testing of VLSI circuits
Tekijä: Nicolici, Nicola
Julkaistu: (2003)