System-on-chip test architectures nanometer design for testability /
Gespeichert in:
Körperschaft: | ebrary, Inc |
---|---|
Weitere Verfasser: | Wang, Laung-Terng, Stroud, Charles E., Touba, Nur A. |
Format: | Elektronisch E-Book |
Sprache: | Englisch |
Veröffentlicht: |
Amsterdam ; Boston :
Morgan Kaufmann Publishers,
c2008.
|
Schriftenreihe: | Morgan Kaufmann series in systems on silicon.
|
Schlagworte: | |
Online-Zugang: | An electronic book accessible through the World Wide Web; click to view |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
Ähnliche Einträge
-
System-on-chip test architectures nanometer design for testability /
Veröffentlicht: (2008) -
VLSI test principles and architectures design for testability /
Veröffentlicht: (2006) -
VLSI test principles and architectures design for testability /
Veröffentlicht: (2006) -
Power-constrained testing of VLSI circuits
von: Nicolici, Nicola
Veröffentlicht: (2003) -
Power-constrained testing of VLSI circuits
von: Nicolici, Nicola
Veröffentlicht: (2003)